Đồ Án ứng dụng các dsp khả trình trong 3g

Thảo luận trong 'Công Nghệ Thông Tin' bắt đầu bởi Thúy Viết Bài, 5/12/13.

  1. Thúy Viết Bài

    Thành viên vàng

    Bài viết:
    198,891
    Được thích:
    170
    Điểm thành tích:
    0
    Xu:
    0Xu
    TÊN ĐỀ TÀI: ứng dụng các dsp khả trình trong 3g
    Information
    [TABLE]
    [TR]
    [TD="width: 5%"][/TD]
    [TD="width: 90%"]DANH MỤC HÌNH VẼ i
    THUẬT NGỮ VIẾT TẮT ii
    LỜI NÓI ĐẦU 1
    CHƯƠNG 1: TỔNG QUAN VỀ THÔNG TIN DI ĐỘNG 3G 2
    1.1 Giới thiệu 2
    1.2 Các mô hình kiến trúc của các hệ thống thông tin di động 3G 3
    1.2.1 Kiến trúc chung mạng thông tin di động 3G 3
    1.2.2 Kiến trúc mạng thông tin di động 3G phát hành 3 4
    1.2.3 Kiến trúc mạng thông tin di động 3G phát hành 5 6
    1.3 Các DSP khả trình trong hệ thống thông tin di động 3G 8
    CHƯƠNG 2: CÁC DSP KHẢ TRÌNH TRONG MÁY CẦM TAY HAI CHẾ ĐỘ (2G và 3G) 9
    2.1 Giới thiệu 9
    2.2 Các tiêu chuẩn vô tuyến 10
    2.3 Băng tần gốc số (DBB) DS FDD chung – mô tả theo chức năng 12
    2.4 Mô tả chức năng một hệ thống hai chế độ 14
    2.5 Phân tích tính phức tạp và phân chia HW/SW 16
    2.6 Các phương pháp thiết kế phần cứng 18
    2.6.1 So sánh giữa kiến trúc phân tán với kiến trúc tập trung 18
    2.6.2 Phương pháp bộ đồng xử lý 19
    2.6.3 Vai trò của DSP trong 2G và chế độ kép 24
    2.7 Xử lý phần mềm và giao diện với các lớp cao hơn 26
    2.8 Tổng kết 27
    CHƯƠNG 3: CÁC DSP KHẢ TRÌNH CHO CÁC MODEM TRẠM GỐC 3G 28
    3.1 Giới thiệu 28
    3.2 Tổng quan về các trạm gốc 3G: Các yêu cầu 29
    3.2.1 Giới thiệu 29
    3.2.2 Các yêu cầu chung 29
    3.2.3 Xử lý băng tần gốc trạm gốc CDMA cơ bản 30
    3.2.4 Xử lý tốc độ ký hiệu (SR) 31
    3.2.5 Xử lý tốc độ chip (CR) 31
    3.2.5.1 Bộ tìm kiếm: Bộ tìm kiếm truy nhập và bộ tìm kiếm lưu lượng 32
    3.2.5.2 Bộ giải trải phổ RAKE 33
    3.3 Phân tích hệ thống 33
    3.3.1 Phân tích xử lý SR 33
    3.3.2 Phân tích xử lý CR 35
    3.3.2.1 Phân tích bộ thu đường lên 35
    3.3.2.2 Sử dụng một bộ đồng xử lý 36
    3.4 Các giải pháp bộ đồng xử lý mềm dẻo 37
    3.4.1 Bộ đồng xử lý giải mã xoắn Viterbi 37
    3.4.2 Bộ đồng xử lý giải mã turbo 39
    3.4.3 Bộ đồng xử lý tương quan 41
    3.5 Tổng kết 43
    CHƯƠNG 4: SỬ DỤNG DSP KHẢ TRÌNH TRONG XỬ LÝ DÀN ANTEN 45
    4.1 Giới thiệu 45
    4.2 Mô hình tín hiệu dàn anten 46
    4.3 Các kỹ thuật tạo búp sóng tuyến tính 50
    4.3.1 Đạo hàm gần đúng cực đại 51
    4.3.2 Sự thích ứng trung bình bình phương nhỏ nhất 55
    4.3.3 Xử lý các bình phương nhỏ nhất 56
    4.3.4 Sự thích ứng tín hiệu mờ 61
    4.3.5 Các ràng buộc không gian con 64
    4.3.6 Khai thác tuần hoàn tĩnh 66
    4.3.7 Các kỹ thuật bộ tạo búp sóng phát 68
    4.4 Tách tín hiệu đa đầu vào đa đầu ra (MIMO) 76
    4.4.1 Mô hình hệ thống tuyến tính MIMO 76
    4.4.2 Dung lượng của các kênh truyền thông MIMO 79
    4.4.3 Ước tính tuyến tính của các tín hiệu mong muốn trong các hệ thống truyền thông MIMO. 80
    4.4.3.1 Tách sóng khử về 0 (Zero-Forcing Detection) 81
    4.4.3.2 Tách sóng lỗi trung bình bình phương cực tiểu tuyến tính 81
    4.4.3.3 Ước tính tuyến tính thích ứng mờ 82
    4.4.4 Ước tính phi tuyến của các tín hiệu mong muốn trong các hệ thống truyền thông MIMO 84
    4.4.4.1 Tách sóng gần giống cực đại 84
    4.4.4.2 Khử nhiễu nối tiếp 85
    4.4.4.3 Khử nhiễu song song 86
    4.5 Tổng kết 88
    KẾT LUẬN 89
    TÀI LIỆU THAM KHẢO 90
    [/TD]
    [/TR]
    [/TABLE]




     
Đang tải...