Báo Cáo Tổng quan về HDL và thiết kế Sequential Logic Using UDP dùng Verilog

Mục Lục:
PHẦN 1: 6
TỔNG QUAN VỀ HDL 6
1.1. Mở đầu. 6
1.2. Khái niệm. 6
1.3. Những ưu điểm của phương pháp thiết kế hệ thống số bằng ngôn ngữ mô tả phần cứng HDL .7
1.4. Giới thiệu ngôn ngữ mô tả phần cứng VHDL. 8.9
1.5. Code của HDL trong Verilog .10,11
PHẦN 2 12
TÌM HIỂU VỀ VERILOG . 12
I. Tổng quan về verilog. 12
II. CHỨC NĂNG CÁC TỪ VỰNG TRONG VERILOG. 12
1. Khoảng trắng. 13
2. Chú giải 13
3. Chữ số: 13
4. Từ định danh: 13
5. Cú pháp: 13
6. Toán tử: 13
7. Từ khóaVerilog: 13
III.CÁC CỔNG CƠ BẢN TRONG VERILOG. 14
1. Các cổng cơ bản: 14
1.1. Cú pháp: 14
1.2. Ví dụ: 14
2. Cổng buf, not: 14
2.1. Cú pháp: 14
2.2. Ví dụ: 14
IV. CÁC DẠNG DỮ LIỆU. 15
I. Đặt giá trị: 15
II. Wire: 16
III. Reg: 16
IV. Input, Output, Inout: 16
I. Integer (Số nguyên): 17
II. Supply 0, Supply1: 17
III. Time: 18
IV. Parameter (Tham số): 18
V. TOÁN TỬ. 19
I. Toán tử số học: 19
II. Toán tử quan hệ: 19
III. Toán tử bit_wire: 19
IV. Toán tử logic: 20
V. Toán tử biến đổi: 20
VI. Toán tử ghép: 20
VII. Toán tử dịch: 20
VIII. Toán tử điều kiện: 20
IX. Thứ tự toán tử: 20
VI.TOÁN HẠNG. 21
I. Literals (dạng kí tự): 21
II. Chọn 1 phần tử bit và chọn 1 phần các bit. 21
III. Gọi hàm chức năng: 22
IV. Wire, reg, và tham số: 22
VII. MODULES. 23
I. Khai báo modules: 23
II. Chỉ định liên tiếp: 23
III. Module instantiations: 24
VIII. KHUÔN MẪU HÀNH VI (BEHAVIORAL) 25
I. Những chỉ định theo thủ tục: 25
II. Delay trong chỉ định: 26
III. Chỉ định khối: 26
IV. Begin end: 26
V. Vòng lặp for: 27
VI. Vòng lặp while: 27
VII. Khối lệnh if else if else: 27
VIII. Case: 27
IX. KHỐI ALWAYS VÀ KHỐI INITIAL. 28
I. Khối always: 28
II. Khối initial 29
X. HÀM 30
I. Khai báo hàm: 30
XI. CHỨC NĂNG LINH KIỆN. 30
I. Thanh ghi Edge_triggered, flip_flop, bộ đếm: 31
II. Bộ đa cộng: 32
III. Bộ cộng, trừ: 32
IV. Bộ đệm 3 trạng thái: 32
V. Các linh kiện khác: 32
PHẦN 3:
MỘT SỐ VÍ DỤ 33
I. Cấu trúc một chương trình dùng ngôn ngữ Verilog: 33
1. Ví dụ 1: 33
a. Chương trình tính NOR các bit của biến vào. 33
b. Mô phỏng. 33
2. Ví dụ 2: 34
a. Chương trình cộng hai biến bốn bit 34
b. Mô phỏng. 34
3. Ví dụ 3: 35
a. Chương trình giải mã 2 sang 4. 35
b.mô phỏng .36
.4.vi dụ 4 37
a.ộ dồn kênh 4 sang 2 . .37
b.mô phỏng 38
5.ví dụ 5
a. Chương trình đổi BCD sang bảy đoạn. 39.40
b. Mô phỏng. 41
6 Ví dụ 6. 42
a. Chương trình giảm từ 9 xuống 0, hiển thị ra led 7 đoạn. 42,43
b.Môphỏng. 44
7 Ví dụ 7. 44
a. Chương trình tăng từ 0 đến 9, hiển thị ra led 7 đoạn. 44,45
b. Mô phỏng. 46
PHẦN 4 47
Bài Tập: 47
THIẾT KẾ SEQUENTIAL LOGIC USING UDP DÙNG VERILOG . . .47,48,49
Kết luận. 50
Tài liệu tham khảo: 51





































PHẦN I:TỔNG QUAN VỀ HDL

1.1. Mở đầuNgày này ngành công nghệ chế tạo phần cứng luôn có những đột phá không ngừng. Từ các mạch điện đơn giản đến các mạch số, mạch tích hợp, kiến trúc mạch trở nên ngày một phức tạp hơn. Nhờ những ưu điểm hơn hẳn so với các phương pháp phân tích, mô hình hoá, thiết kế mạch số kiểu truyền thống mà phương pháp sử dụng các ngôn ngữ mô phỏng phần cứng( HDL-Hard ware Description Languages ) đang trở thành một phương pháp thiết kế các hệ thống điện tử số phổ biến trên toàn thế giới. Trong khuôn khổ phạm vi của bài báo này chúng tôi xin giới thiệu một loại ngôn ngữ mô phỏng phần cứng đó là VHDL (Very high speed intergrated circuit Hardware Description Language), loại ngôn ngữ chủ yếu được sử dụng để mô phỏng phần cứng trong công nghệ CPLD, FPGA, ASIC

1.2 Khái niệm