Đồ Án Tìm hiểu công nghệ FPGA, phần mềm ISE, chip XC9500XV và spartanII PCI

Đề tài: Tìm hiểu công nghệ FPGA, phần mềm ISE, chip XC9500XV và spartanII PCI


Tóm tắt nội dung. 2
Từ khoá. 2
Lời nói đầu. 3


Chương 1: Các khái niệm về CPLD và FPGA 8
1. CPLDs and FPGAs. 8
1.1 Programmable Logic Arrays (PLAs) 8
1.2 Lô-gic mảng lập trình được (PALs) 8
2. Complex Programmable Logic Devices (CPLDs) 9
2.1 Kiến trúc CPLD 9
2.2 Lựa chọn CPLD phù hợp. 10
2.3 Ví dụ một số họ CPLD 11
3. Field Programmable Gate Arrays (FPGAs) 11
3.1 Kiến trúc FPGA 11
3.2 Ví dụ họ FPGA 13
4. Lựa chọn giữa CPLDs và FPGAs. 13


Chương 2: Phần mềm ISE 15
1. Gới thiệu tổng quan Xilinx ISE 15
1.1 Các công cụ nhập thiết kế. 15
1.2 Công cụ tổng hợp. 16
1.3 Công cụ mô phỏng. 16
1.4 Công cụ thực thi 16
1.5 Công cụ nạp thiết bị và định dạng tệp mã. 17
1.6 Các kiến trúc hỗ trợ. 17
1.7 Hệ điều hành hỗ trợ. 17
1.8 Trình duyệt web hỗ trợ. 18
2. Thiết kế FPGA 18
2.1 Tổng quan luồng thiết kế FPGA trong ISE. 18
2.1.1 Nhập thiết kế(Design Entry). 19
2.1.2 Tổng hợp thiết kế . 19
2.1.3 Thực thi thiết kế. 19
2.1.4 Kiểm chứng thiết kế. 19
2.2 Các luồng thiết kế. 19
2.2.1 Luồng “Push Button”. 19
2.2.2 Luồng cơ bản. 20
2.2.3 Luồng nâng cao. 21
3. Tổng quan hệ thống phần mềm ISE 22
3.1 Tạo một thiết kế. 23
3.1.1 Dự án HDL 23
3.1.2 Dự án thiết kế bằng biểu đồ. 23
3.1.3 Tạo một dự án EDIF(Electronic Data Interchange Format). 24
3.1.4 Tạo mới một dự án NGC/NGO. 24
3.2 Xử lý thiết kế. 24
3.2.1 Trình biên dịch ISE 25
3.2.2 Tạo một ràng buộc thiết kế. 25
3.2.3 Ánh xạ thiết kế. 27
3.2.4 Định vị và định tuyến thiết kế. 28
3.3 Chương trình mô phỏng và kiểm tra. 29
3.4 Nạp cấu hình và lập trình cho thiết bị 32


Chương 3 : XC9500XV và Bo mạch phát triển. 33
I. XC9500XV 33
1. Các tính chất 33
2. Tổng quan. 34
3. Mô tả kiến trúc. 35
3. Khối chức năng. 37
4. Macrocell 38
5. Bộ cấp phát thành phần tích (Product Term Allocator - PTA) 40
6. Ma trận chuyển mạch (Fast CONNECT II Switch Matrix-FCIISM) 43
7. Khối I/O 44
8. Phân dải đầu ra (Output Banking) 47
9. Điện áp hỗn hợp (Mixed Voltage) 48
10. Khả năng điều khiển khoá chân (Pin-Locking Capability) 48
11. Lập trình ngay trên hệ thống (In-System Programming) 49
12. Độ tin cậy và khả năng chịu đựng (Reliability and Endurance) 49
13. Quét đường biên theo chuẩn IEEE 1149.1 (JTAG) 49
14. Bảo mật thiết kế (Design Security) 49
15. Chế độ công suất thấp (Low Power Mode) 50
16. Mô hình định thời (Timing Model) 50
17. Các đặc tính cấp điện ( Power-Up Characteristics) 53
18. Hỗ trợ hệ thống mở rộng. 54
II. Mô tả bộ KIT – XC9500XV 54
1. Mô tả chung. 54
2. Đặc điểm 55
2.1 Thiết bị XC95144XV 55
2.2 Nguồn. 56
2.3 Bank thiết lập điện áp (Voltage Settings) 56
2.4 Nút nhấn Reset 56
2.5 Nút nhấn User 56
2.6 Led 7 đoạn. 56
2.7 Đồng hồ hệ thống. 57
2.8 Cổng JTAG 57
2.9 User I/O Headers. 58
3. Ứng dụng. 59
III. Thực nghiệm 60
Bài toán: 60
Kết quả đạt được. 61


Chương 4 :Họ Xilinx FPGA SpartanII-PCI và bo mạch phát triển. 62
I. Họ FPGA SpartanII-PCI. 62
1. Mô tả. 62
1.1 Các tính chất 62
1.2 Tổng quan chung. 63
2. Tổng quan về kiến trúc. 64
2.1 Khối Input/Output 65
2.1.1 Các tín hiệu ngõ vào(Input Path) 67
2.1.2 Các tín hiệu ngõ ra(Output Path) 67
2.1.3 I/O Banking. 67
2.2 Khối logic cấu hình được(CLB) 69
2.2.1 Bảng tra(Look-Up Tables) 69
2.2.2 Phần tử nhớ(Storage Elements) 70
2.2.3 Mạch cộng logic (Additional Logic) 70
2.2.4 Mạch thuật toán (Arithmetic Logic) 70
2.2.5 BUFTs. 70
2.2.6 Khối bộ nhớ RAM (Block RAM) 70
2. 3 Ma trận định tuyến lập trình được. 72
2.3.1 Định tuyến cục bộ (Local Routing) 72
2.3.2 Định tuyến tổng quát 73
2.3.3 Định tuyến vào/ra. 73
2.3.4 Định tuyến chuyên dụng. 73
2.3.5 Định tuyến toàn cục (Global Routing) 74
2.4 Phân tán xung đồng hồ (Clock Distribution) 74
2.4.1 Delay-Locked Loop (DLL) 75
2.5 Quét đường biên (Boundary Scan) 75
2.6 Phát triển hệ thống (Development System) 78
2.6.1 Thực thi thiết kế. 78
2.6.2 Kiểm tra thiết kế. 79
2.7 Cấu hình (Configuration) 79
2.7.1 Tệp tin cấu hình. 79
2.7.2 Các chế độ. 80
2.7.3 Các tín hiệu. 81
2.7.4 Tiến trình. 81
2.7.5 Chế độ nối tiếp. 84
2.7.5 Chế độ song song tớ. 88
2.7.6 Chế độ quét đường biên. 91
II. Bo mạch phát triển. 92
1.Tổng quan. 92
2.Bo mạch phát triển Spartan-II. 92
2.1 Các tính năng của một bo mạch phát triển Spartan-II. 93
2.1.1 Bộ nhớ SDRAM . 94
2.1.2 Bộ sinh đồng hồ. 96
2.1.3 Mạch Reset 96
2.1.4 Bộ hiển thị người dùng 7-Segment 96
2.1.5 User LED 98
2.1.6 Bộ chuyển nút ấn người dùng (SW5) 98
2.1.7 Bộ chuyển chương trình (SW2) 98
2.1.8 Bộ chuyển DIP người dùng (SW4) 98
2.1.9 Cổng RS232. 99
2.1.10 Cổng JTAG 100
2.1.11 Cổng Song song/ Nối tiếp thợ (Slave) 102
2.1.12 Cổng nối tiếp của thợ. 103
2.1.12 Dải điện thế vào/ra. 103
2.1.13 ISP PROM . 104
2.1.14 Giao diện PCI. 105
2.1.15 Bộ điều chỉnh điện thế. 108
2.1.16 Mô đun mở rộng P160. 109
3.Tải xuống các thiết kế. 112
3.1 Giao diện JTAG 113
3.1.1 Cấu hình Spartan-II FPGA 113
3.1.2 Lập trình XC18V02 ISP PROM . 113
3.2 Giao diện nối tiếp của thợ. 113
3.3 Chế độ song song của thợ. 113
III. Thực nghiệm 113
Ứng dụng kiểm tra board – giao diện. 115
Ứng dụng kiểm tra SDRAM . 116
Kết luận. 118
Hướng phát triển. 118
Phụ lục. 120
1. Tài liệu tham khảo. 120
2. Danh mục các website liên quan đến luận án. 120