Báo Cáo Tìm hiểu câu lệnh case trong lập trình phần cứng vhdl

MỤC LỤC

CHƯƠNG I: GIỚI THIỆU BORAD DE2 CỦA ALTERA
I. Giới thiệu.
II. Thành phần.
III. Một vài ứng dụng của board DE2.
CHƯƠNG II: CẤU TRÚC MODULE
I. Khai báo modules.
II. Chỉ định liên tiếp:
III. Module instantiations:
CHƯƠNG III: CÁC KIỂU DỮ LIỆU
I. Các kiểu liệt kê (ENUMERATION).
II. Kiểu nguyên.
III. Các kiểu dữ liệu tiền định nghĩa trong VHDL
IV. Kiểu mảng.
V. Kiểu Record.
VI. Các kiểu STD_LOGIC
VII. Các kiểu dữ liệu có dấu và không dấu.
VIII. Các kiểu con.
CHƯƠNG IV: KHAI BÁO CỔNG VÀO/RA
I. Các cổng cơ bản.
II. Cổng buf, not
CHƯƠNG V: KHAI BÁO BIẾN
I. Đặt giá trị
II. Wire.
III. Reg:
IV. Integer (Số nguyên).
CHƯƠNG VI: KHỐI LỆNH CASE
CHƯƠNG VII: MỘT SỐ VÍ DỤ
KẾT LUẬN

GIỚI THIỆU
Verilog là một trong hai ngôn ngữ mô tả phần cứng chính (gồm VHDL và Verilog HDL) được người thiết kế phần cứng sử dụng để mô tả, thiết kế các hệ thống số, ví dụ như máy tính hay linh kiện điện tử.
Verilog dễ học và dễ sử dụng hơn VHDL. Verilog được chuẩn hoá theo chuẩn IEEE vào năm 1995 và 2001. Verilog rất giống ngôn ngữ C và được giới chuyên môn nghiên cứu, sử dụng nhiều.
Verilog HDL có thể được sử dụng để thiết kế hệ thống số ở nhiều mức khác nhau, ví dụ ở mức cao như các mô hình đặc trưng đến các mức thấp như mô hình bố trí dây, điện trở, transistor trên một mạch tích hợp; mô tả các cổng logic, flip_flop trong hệ thống số; mô tả thanh ghi và sự di chuyển dữ liệu giữa các thanh ghi (RTL - Register Transfer Level).
Tại sao sử dụng Verilog HDL ?
[TABLE="width: 100, align: center"]
[TR]
[TD]Hệ thống số là một hệ thống phức tạp bậc cao. Ở cấp độ chi tiết nhất, chúng có thể bao gồm hàng nghìn thành phần như: các transistor hoặc các cổng logic, cho nên với hệ thống số lớn, thiết kế ở mức cổng không còn sử dụng nữa. Qua nhiều thập kỷ, giản đồ logic của các thiết kế logic cũng không còn nhiều nữa. Ngày nay, sự phức tạp của phần cứng đã tăng lên ở một mức độ mà giản đồ của cổng logic hầu như vô ích khi nó chỉ biểu diễn một mạng lưới phức tạp các liên kết không theo chức năng của thiết kế. Từ những năm 1970, các kỹ sư điện và máy tính đổi hướng theo ngôn ngữ mô tả phần cứng (HDL). Hai ngôn ngữ mô tả phần cứng nổi bật trong kỹ thuật là Verilog và VHDL nhưng những nhà thiết kế công nghệ thích sử dụng Verilog hơn.
Verilog cho phép các nhà thiết kế logic thiết kế và mô tả hệ thống số ở nhiều mức độ khác nhau và có sự hỗ trợ từ các công cụ thiết kế bằng máy tính để giúp cho việc xử lý thiết kế ở những mức độ khác nhau.
Cách sử dụng cơ bản của Verilog HDL trong thiết kế mạch tích hợp là mô phỏng thiết kế và tạo mẫu trên FPGA trước khi chuyển sang sản xuất. Mục tiêu của Verilog không phải tạo ra những chip VLSI mà sử dụng Verilog để mô tả một cách chính xác chức năng của bất kỳ hệ thống số nào và nạp chương trình tạo mẫu lên FPGA, ví dụ như máy tính, các bộ vi xử lý, tuy tốc độ chậm và lãng phí diện tích hơn. Những thiết kế mức thấp hơn trong Verilog được thực hiện trên VLSI để đạt đến tốc độ cực đại và có diện tích cực tiểu. Tuy nhiên sử dụng thiết kế dùng Verilog trên FPGA sẽ tiết kiệm chi phí và thời gian thiết kế.
Với những ứng dụng rộng rãi như trên, thiết nghĩ việcthiết kết mạchsốvới HDL và những ứng dụng của nó là rất cần thiết.Do thời gian và sự hiểu biết có hạn, chắc chắn trong quá trình thực hiện,chúng em cũng có nhiều thiếu sót, mong các thầy cô và các bạn chân thành góp ý.
Chúng em xin chân thành cảm ơn thầy giáo Th.S Bùi Văn Tùng đã hướng dẫn, quan tâm, chỉ bảo tận tình để chúng em hoàn thành đề tài thực tập chuyên ngành này.

[/TD]
[/TR]
[/TABLE]