Luận Văn Thực hiện bộ giải mã viterbi trên fpga

MỤC LỤC
Trang
TRANG BÌA
LỜI CẢM ƠN . i
QUYẾT ĐỊNH GIAO ĐỀ TÀI ii
NHẬN XÉT CỦA GIÁO VIÊN HưỚNG DẪN . iii
NHẬN XÉT CỦA GIÁO VIÊN PHẢN BIỆN . iv
LỜI NÓI ĐẦU . v
MỤC LỤC . vii
LIỆT KÊ HÌNH . x
LIỆT KÊ BẢNG xii
PHẦN B: NỘI DUNG 13
CHưƠNG 1: TỔNG QUAN HỆ THỐNG THÔNG TIN SỐ 14
1.1 Vị trí của mã hóa kênh trong hệ thống thông tin số 14
1.2 Khái niệm mã hóa kênh và phân loại . 14
1.2.1 Khái niệm . 14
1.2.2 Phân loại mã hóa kênh 15
1.3 Khái quát về mã khối và mã trellis 16
1.3.1 Mã khối 16
1.3.2 Mã trellis 17
CHưƠNG 2: THUẬT TOÁN GIẢI MÃ VITERBI . 19
2.1 Khái niệm mã chập 19
2.2 Phân tích mã hóa dùng mã chập 19
2.3 Cấu trúc mã chập . 23
2.4 Biểu diễn mã chập 27
2.5 Ưu nhược điểm của mã chập 30
2.5.1 Ưu điểm . 30
2.5.2 Nhược điểm . . 30
2.6 Định nghĩa thuật toán Viterbi 30
2.7 Phân tích thuật giải Viterbi 31
2.8 Giải mã quyết định cứng và giải mã quyết định mềm 43 Thực hiện bộ giải mã Viterbi trên FPGA
2.8.1 Thuật toán Viterbi quyết định cứng 43
2.8.2 Thuật toán Viterbi quyết định mềm 48
2.8.2.1 Thuật toán Viterbi quyết định mềm (phương pháp 1) 48
2.8.2.2 Thuật toán Viterbi quyết định mềm (phương pháp 2) 49
2.8.3 Ưu điểm của giải mã quyết định mềm so với giải mã quyết định cứng
. 51
2.9 xác suất lỗi 54
2.10 Ưu nhược điểm của thuật toán giải mã Viterbi 54
2.10.1 Ưu điểm . 54
2.10.2 Nhược điểm 55
CHưƠNG 3: MÔ PHỎNG THUẬT TOÁN VITERBI TRÊN MATLAB . 56
3.1 Giới thiệu . 56
3.2 Sơ đồ khối hệ thống . 56
3.3 Lưu đồ mô phỏng 57
3.3.1 Khối tạo bit ngõ vào . 57
3.3.2 Khối mã hóa . 58
3.3.3 Khối cộng nhiễu Gausse trắng 58
3.3.4 Khối giải mã . 58
3.3.5 Tính toán và vẽ BER 59
3.4 Hình ảnh về chương trình mô phỏng 59
CHưƠNG 4: XÂY DỰNG THUẬT TOÁN VITERBI TRÊN KIT DE2 65
4.1 Giới thiệu sơ lược KIT DE2 và phần mềm Quartus . 65
4.1.1 KIT DE2 của Altera 65
4.1.1.1 Tổng quan kit DE2 . 65
4.1.1.2 Sử dụng nút nhấn và Switch 67
4.1.1.3 Sử dụng LCD . 68
4.1.2 Phần mềm lập trình Quatus II 68
4.2 Giải quyết vấn đề 69
4.2.1 Giải mã viterbi quyết định cứng 69
4.2.2 Giải mã viterbi quyết định mềm 73
4.3 Lưu dồ thuật toán lập trình . 75
4.4 Kết quả . 82
CHưƠNG 5: KẾT LUẬN . 88
5.1 Tổng kết nhận xét . 88
5.2 Tồn tại và hướng phát triển của đề tài . 88
PHẦN C: PHỤ LỤC VÀ TÀI LIỆU THAM KHẢO 90
I. Phụ lục . 91
1. Hướng dẫn sử dụng kit DE2 để mô phỏng 91
2. Tài nguyên sử dụng trên Kit DE2 . 91
3. Mã nguồn Matlab . 93
4. Mã nguồn VHDL 105
II. Tài liệu tham khảo 123