Luận Văn Thử nghiệm thiết kế dao động ký số trên FPGA

Tóm Tắt Nội Dung



Máy hiển thị sóng hay còn gọi là máy dao động số có nhớ (DSO) là một thiết bị không thể thiếu trong đo lường điều khiển. Cùng với sự phát triển của khoa khọc công nghệ mà ngày nay chúng ta có những máy hiện sóng có tính năng rất phong phú và kích thước cũng được giảm xuống đáng kể, bớt cồng kềnh và đặc biệt giá thành lại hạ xuống rất nhiều. Ngày nay công nghệ sản xuất FPGA rất phát triển nên khóa luận này em xin trình bày về cách thiết kế một máy dao động số có nhớ dựa trên công nghệ FPGA.
Khóa luận được chia làm hai phần: Phần lý thuyết em xin trình bày một cách tổng quan nhất về công nghệ FPGA, giới thiệu sơ qua về các bước thực hiện trong FPGA. Phần thứ hai em xin trình bày về các loại máy dao động số có nhớ, cấu tạo và nguyên tắc hoạt động của máy dao động tương tự và máy dao động số có nhớ. Cuối cùng là phần em trình bày về các bước thiết kế một máy dao động số trên FPGA và một số kết quá thu được.


Mục lục

Mở đầu 1
Chương 1 2
TỔNG QUAN VỀ FPGA 2
1.1 FPGA LÀ GÌ? 2
1.2. LỊCH SỬ RA ĐỜI FPGA 3
1.3. ỨNG DỤNG 3
1.4. CẤU TRÚC MỘT FPGA 4
1.4.1 Khối logic FPGA 4
1.4.2 Các phần tử tích hợp sẵn 5
1.4.3 Quy trình thiết kế FPGA tổng quát. 5
1.4.3.1 Mô tả ban đầu về thiết kế 6
1.4.3.2 Thực thi 8
1.4.3.3 Quá trình Nạp (download) và lập trình (program) 10
1.5 TỔNG QUAN VỀ VHDL 10
1.5.1 Giới thiệu về ngôn ngữ mô tả phần cứng VHDL 10
1.5.2 Cấu trúc một mô hình hệ thống mô tả bằng VHDL 12
1.5.2.1 Thực thế (entity) của mô hình 12
1.5.2.2 kiến trúc của mô hình 13
TỔNG QUAN VỀ OSCILLOSCOP 14
2.1 . DAO ĐỘNG KÍ ĐIỆN TỬ 14
2.2 PHÂN LOẠI OSCILLOSCOP 15
2.3 CẤU TRÚC CỦA OSCILLOSCOP ĐIỆN TỬ TƯƠNG TỰ 16
2.3 CẤU TRÚC CỦA OSCILLOSCOP ĐIỆN TỬ SỐ 17
CÁC BƯỚC THIẾT KẾ MỘT OSCILLOSCOP SỐ CÓ NHỚ 22
3.1 CÁC THÀNH PHẦN TRONG THIẾT KẾ 23
3.1.1.Bộ nhớ 23
3.1.2 Bộ biến đổi tương tự - số ADC 25
25
3.1.3 Bộ khuếch đại đệm 27
3.1.4 Điều khiển logic 29
3.2 THIẾT KẾ CHI TIẾT 32
3.2.1 Cấu hình để nạp vào FPGA 32
3.2.2 Chế độ tiền trigger 33
3.2.3 Dò điểm trigger 34
3.3.4 Bộ tạo xung 36
3.3.6 Giao diện logic cổng song song 37
3.3.7 Điều khiển ADC 38
Chương 4 39
CHƯƠNG TRÌNH VÀ MÔ PHỎNG TRÊN KIT DE2 39
4.1 TỔNG QUAN VỀ KIT DE2 VÀ CHIP CYCLONE II 39
4.2 CHƯƠNG TRÌNH VÀ MÔ PHỎNG 44
4.2.1. Chương trình chính điểu khiển DSO 44
4.2.2 Chương trình điểu khiển logic cổng song song 46
4.2.3 Chương trình điểu khiển FIFO 47
4.2.4 Chương trình tạo dạng xung chia theo tỉ lệ 1/2, 1/4, 1/8, 1/16, 1/32 49
4.2.4 Chương trình dò điểm trigger 50
50
Kết luận 52
PHỤ LỤC 53
Tài liệu tham khảo 70