Luận Văn Thiết kế hệ thống xử lý ảnh số trên nền fpga

Mục lục

Lời cảm ơn 2
Mục lục . 3
Danh mục các hình vẽ trong đồ án tốt nghiệp 6
Mở đầu 8
Phần 1 : Cơ sở lý thuyết xử lý ảnh số . 10
1.1. Khái quát về hệ thống Thị giác máy tính và Cảm biến thị giác 10
1.3. Các thành phần của hệ thống xử lý ảnh: . 16
1.3.1. Thành phần thu thập ảnh, Camera và vấn đề định dạng ảnh 16
1.3.2. Thành phần xử lý ảnh 17
1.3.2.1. Các khái niệm cơ bản của xử lý ảnh số 17
1.3.2.2. Các thuật toán xử lý ảnh số . 18
1.4. Một số giải pháp phần cứng cho hệ thống thị giác máy . 28
FPGA 28
DSP Processor . 28
Mainboard, laptop . 29

Phần 2 : Khái quát về FPGA và mạch phát triển XST 3S1000 của XESS 31
2.1. Giới thiệu chung về FPGA và ngôn ngữ VHDL 31
2.1.1. Khái niệm và ứng dụng FPGA 31
2.1.2. Kiến trúc FPGA . 32
2.1.2.1. Kiến trúc chung FPGA 32
Configurable Logic Blocks (CLBs) 33
Configurable I/O Blocks . 34
Programmable Interconnect . 34
Mạch đồng hồ (Clock Circuitry ) . 35
2.1.2.2. So sánh giữa cấu trúc nhỏ và cấu trúc lớn . 36
2.1.2.3. So sánh giữa SDRAM Programming và Anti-fuse programming 36
2.1.2.4. Cấu trúc FPGA của Spartan 3 . 37
2.1.3. Trình tự thiết kế một chip 38
Ghi các đặc điểm kĩ thuật . 39
Chọn công nghệ 40
Chọn một hướng tiếp cận thiết kế 40
Chọn công cụ tổng hợp . 40
Thiết kế chip . 41
Mô phỏng – cái nhìn tổng quan về thiết kế 41
Tổng hợp 41
Place and Route 41
Mô phỏng lại – tổng quan cuối cùng 42
Kiểm tra 42
2.1.4. Ngôn ngữ mô tả phần cứng VHDL . 42
Trình tự thiết kế một chíp dựa trên VHDL . 43
2.2. Giới thiệu mạch phát triển XST 3S 1000 của hãng XESS 44
2.2.1. XSA-3S1000 45
2.2.2. XST-3.0 (XStend Board) . 46
2.3. Giới thiệu hãng Xilinx và các công cụ lập trình: 49
Hãng Xilinx . 49
ISE 9.2 . 49
LogicCore 9.2 . 49
EDK 9.2 . 50
System Generator 9.2 . 50
Phần 3 : Xây dựng hệ thống xử lí ảnh động trên nền FPGA 51
3.1. Sơ đồ cấu trúc hệ thống xử lí ảnh động . 51
3.2. Xây dựng hệ thống thu thập, lưu trữ, xử lý và hiển thị ảnh 53
3.2.1. Thành phần thu thập ảnh Framegrabber . 53
3.2.2. Lưu dữ liệu từ Framegrabber vào SDRAM 55
3.2.3. Các cơ chế ghi đọc SDRAM: SDRAM Controller, Dual Port SDRAM 55
SDRAM Controller 55
Pipeline Read Operation 56
Pipeline Write Operation . 56
Dualport Module for the SDRAM Controller 58
3.2.4. Image Processing core . 60
3.2.5. Hiển thị ảnh lên VGA: VGA Generator 67
VGA Color Signals 67
VGA Signal Timing . 68
Nguyên tắc hoạt động của VGA Generator 69
3.2.6. Picoblaze và hệ thống điều khiển trung tâm 71
3.2.6.1. Khái quát PicoBlaze . 71
KCPSM3 Module . 73
Kết nối với bộ nhớ ROM chương trình 73
3.2.6.2. Sơ đồ cấu trúc của khối xử lý trung tâm 75
Thuật toán của chương trình . 75
3.3. Thiết kế giao diện điều khiển hệ thống . 76
Chức năng 77
3.4. Mô phỏng và kết quả . 77
Phương án mô phỏng . 77
Kết quả 78
Kết luận 79
Tài liệu tham khảo . 82