Đồ Án Thiết kế bộ đếm 4bit, 2 chiều có lệnh điều khiển dừng

[TABLE="width: 99, align: left"]
[TR]
[TD]MỤC LỤC
[/TD]
[TD]trang
[/TD]
[/TR]
[TR]
[TD]Mục lục .
[/TD]
[TD]1
[/TD]
[/TR]
[TR]
[TD]I.Yêu cầu đề tài
[/TD]
[TD]2
[/TD]
[/TR]
[TR]
[TD]II. Cụ thể hóa đề tài
[/TD]
[TD]2
[/TD]
[/TR]
[TR]
[TD]III. Thực hiện bài toán
[/TD]
[TD]3
[/TD]
[/TR]
[TR]
[TD] 1. Creating a new project
[/TD]
[TD]3
[/TD]
[/TR]
[TR]
[TD] 2. Mô tả Entity
[/TD]
[TD]4
[/TD]
[/TR]
[TR]
[TD] 3. Mô tả Architecture .
[/TD]
[TD]5
[/TD]
[/TR]
[TR]
[TD] 4. Kiểm tra lỗi cú pháp
[/TD]
[TD]7
[/TD]
[/TR]
[TR]
[TD] 5. Thực hiện thiết kế (Implement)
[/TD]
[TD]7
[/TD]
[/TR]
[TR]
[TD]IV. Mô phỏng bài toán
[/TD]
[TD]11
[/TD]
[/TR]
[TR]
[TD]1. Mô phỏng dùng Test Bench Waveform
[/TD]
[TD]11
[/TD]
[/TR]
[TR]
[TD]2. Mô phỏng dùng VHDL Test Bench
[/TD]
[TD]16
[/TD]
[/TR]
[TR]
[TD]V. Kết luận
[/TD]
[TD]22
[/TD]
[/TR]
[TR]
[TD]VI. Tài liệu tham khảo .
[/TD]
[TD]23
[/TD]
[/TR]
[/TABLE]























I. YÊU CẦU ĐỀ TÀI:



Tìm hiểu công nghệ CPLD.
Tìm hiểu dòng XC9500 CPLDs của hang Xilinx.
Sử dụng công cụ thiết kế và mô phỏng CPLD, cụ thể là phần mềm ISE của hãng Xilinx.
Tìm hiểu ngôn ngữ mô tả phần cứng (VHDL), ứng dụng vào bài toán thiết kế đơn giản.

II. CỤ THỂ HOÁ ĐỀ TÀI

Từ yêu cầu bài toán đặt ra em đã đi vào thực hiện một bài toán cụ thể đó là: “Thiết kế bộ đếm” với các đặc tính kỹ thuật như sau:
- Bộ đếm 4bit, 2 chiều có lệnh điều khiển dừng.
- Thiết bị đích dùng XC9500CPLDs mà cụ thể là loại XC9572 để thiết kế.
- CLK: Xung đồng hồ
- LEFT: Đầu vào cho phép dịch trái (đếm lên)- tích cực ở mức thấp.
- RIGHT: Đầu vào cho phép dịch phải (đếm lùi)- tích cực ở mức thấp.
- STOP: Đầu vào cho phép dừng sự đếm- tích cực ở mức thấp.
- Q>- Q<0>: Những đầu ra của bộ đếm.
Trong quá trình thực hiện em đã làm được một số công việc cụ thể như sau: