Luận Văn nghiên cứu thiết kế modul mã khối dùng trong xử lý mật thông tin trên công nghệ FPGA

nghiên cứu thiết kế
modul mã khối dùng trong xử lý mật
thông tin trên công nghệ FPGA







LUậN VĂN THạC Sĩ Kỹ THUậT




Hà Nội – 2005


Mục lục

Danh mục các ký hiệu, các chữ viết tắt i
Trang
Mục lục
Danh mục các bảng
Danh mục các hình vẽ
Lời nói đầu .1
Chương 1: tổng quan về hệ truyền tin mật và cơ sở lý thuyết
m∙ khối .3
1.1. Tổng quan về hệ truyền tin mật .3
1.1.1. Mô hình hệ thống truyền tin mật .3
1.1.2. Các phương pháp mã mật cơ bản .5
1.1.3. Mô hình hệ mật 6
1.1.4. Phân loại hệ mã. .9
1.1.5. Đánh giá độ mật của hệ thống truyền tin mật 10
1.2. Cơ sở lý thuyết về m∙ khối 11
1.2.1. Khái niệm về mã khối 11
1.2.2. Nguyên lý thiết kế mã khối. .12
1.2.3. Các tham số của mã khối .13
1.2.4. Các cấu trúc mã khối cơ bản 14
1.2.5. Các mã lặp 17
1.2.6. Độ an toàn của các hệ mã khối 18
1.3. Giới thiệu một số kỹ thuật m∙ khối 19
1.3.1. Chuẩn mã dữ liệu DES .19
1.3.2. Chuẩn mã dữ liệu Xô viết .20
1.3.3. Thuật toán mã hoá dữ liệu IDEA .22
1.3.4. Các chế độ hoạt động của mã khối. .25
1.3.5. Một số giải pháp kỹ thuật thiết kế mã khối 28
1.4. Kết luận chương 1 .30
Chương2: công nghệ fpga và ngôn ngữ mô tả phần cứng vhdl.32
2.1. tổng quan về công nghệ FPGA 32

2.1.1. Giới thiệu về công nghệ FPGA 32
2.1.2. Quá trình thiết kế cơ bản trên FPGA .41
2.1.3. Giới thiệu về FPGA của hãng ALTERA: 46
2.1.4. Các công cụ thiết kế .49
2.1.5. Các ngôn ngữ mô tả phần cứng 53
2.2. ngôn ngữ mô tả phần cứng VHDL 54
2.2.1. Giới thiệu chung về ngôn ngữ VHDL 54
2.2.2. Mô hình tổ chức .57
2.3. kết luận chương 2. .58
Chương 3: Phương pháp thiết kế modul m∙ khối trên Fpga .59
3.1. cấu trúc của Modul m∙ khối .59
3.1.1. Cấu trúc chung .59
3.1.2. Một số yêu cầu đối với modul mã khối 60
3.2. lựa chọn thuật toán cho mô phỏng thiết kế .60
3.2.1. Lựa chọn thuật toán .60
3.2.2. Mô tả thuật toán DES. .61
3.3. phương pháp thiết kế modul des trên fpga 68
3.3.1. Quy trình và công cụ thiết kế .69
3.3.2. Sơ đồ khối chức năng của modul mã khối DES trên FPGA .70
3.3.3. Mô tả hoạt động của các khối trong modul DES bằng VHDL. .73
3.3.4. Phần cứng mô phỏng modul DES .84
3.3.5. Kiểm tra sự hoạt động của DES trong modul mã khối 86
3.4. kết quả thiết kế modul m∙ khối des .88
3.4.1. Kết quả thiết kế .88
3.4.2. Đánh giá kết quả thiết kế modul mã khối .92
Kết luận 93
Tài liệu tham khảo .95
PHụ LụC 1 I
Phụ lục 2: iV

Trang

Bảng 2.1: Một số loại FPGA trên thị trường .47
Bảng 2.2: Số cổng sử dụng và các chân I/O của các họ thiết bị Altera 48
Bảng 3.1: Các tham số của phép hoán vị ban đầu IP .64
Bảng 3.2: Các tham số của phép hoán vị FP .64
Bảng 3.3: Các tham số của hàm mở rộng E 65
Bảng 3.4: Tham số của các hộp S-Box 66
Bảng 3.5: Các tham số của phép hoán vị P 66
Bảng 3.6: Các tham số của phép hoán vị PC-1 67
Bảng 3.7: Các tham số của phép hoán vị PC-2 68
Bảng 3.8: Mô tả các tín hiệu vào ra của modul DES .72
Bảng 3.9: Danh sách các tệp tin của modul DES. .73
Bảng 3.10: Chức năng các tín hiệu vào/ra của EPC2 LC 20 .90





NCuuTKeModulMaKhoiTrgXLyTTin=CNgheFPGA