Luận Văn Nghiên cứu thiết kế mạch lọc thích nghi sử dụng lớp thuật toán LMS với công nghệ FPGA

Ngày nay, với sự phát triển vượt bậc của khoa học kỹ thuật, các hệ thống tương tự được thay thế dần bằng các hệ thống số. Các công nghệ mới được ứng dụng rộng rãi cho xử lý tín hiệu. Bài toán loại bỏ can nhiễu và tạp âm luôn luôn là vấn đề lớn trong các hệ thống xử lý tín hiệu. Để loại bỏ can nhiễu và tạp âm thường sử dụng các bộ lọc. Các bộ lọc kinh điển được thiết kế với mục đích chọn lọc tần số (bộ lọc thông thấp, bộ lọc thông cao, bộ lọc thông dải ) hay cực tiểu hóa bình phương trung bình của tín hiệu sai lệch. Tuy nhiên những phương pháp này yêu cầu cần phải biết trước các đặc trưng thống kê cơ bản của nhiễu như kỳ vọng, phương sai, hàm tương quan giả định nhiễu và tạp âm là những quá trình ngẫu nhiên dừng. Nhưng trong thực tế, nhiễu và tạp âm là những quá trình ngẫu nhiên không dừng do đó các tham số của nó thay đổi theo thời gian và do vậy việc thiết kế các bộ lọc theo phương pháp kinh điển rất khó đạt được hiệu quả cao. Để phù hợp hơn với điều kiện thực tế người ta đã đề xuất phương pháp xử lý tín hiệu thích nghi. Mục đích của xử lý tín hiệu thích nghi là đạt được tín hiệu đầu ra tối ưu. Việc nghiên cứu và xử lý tín hiệu trong môi trường không dừng dựa trên các thuật toán xử lý thích nghi có một ý nghĩa thực tiễn rất lớn khi thiết kế các hệ thống thông tin có độ chính xác cao.
Trước kia do công nghệ chế tạo IC còn hạn chế nên việc thực hiện các thuật toán xử lý tín hiệu thích nghi là rất khó khăn. Ngày nay công nghệ chế tạo IC phát triển vượt bậc nên việc sử dụng các dụng cụ điện tử, thiết bị bán dẫn và các bộ vi xử lý có độ tích hợp cao như DSP, FPGA để thực hiện thuật toán xử lý tín hiệu thích nghi là dễ dàng hơn rất nhiều.
Đề tài " Nghiên cứu thiết kế mạch lọc thích nghi sử dụng lớp thuật toán LMS với công nghệ FPGA" sẽ đi sâu vào nghiên cứu thuật toán xử lý tín hiệu thích nghi LMS và các biến thể của nó, kiến trúc của FPGA và chip ProAsic3 của Actel. Từ đó thực hiện mạch xử lý tín hiệu thích nghi loại bỏ can nhiễu.
Nội dung của luận văn bao gồm ba chương:
Chương 1: Tổng quan về lọc thích nghi
Chương này nghiên cứu tổng quan về xử lý tín hiệu thích nghi và nghiên cứu một số ứng dụng cơ bản của thuật toán xử lý tín hiệu thích nghi.
Chương 2: Thuật toán xử lý tín hiệu thích nghi LMS và các biến thể của nó
Chương này tập chung nghiên cứu về thuật xử lý tín hiệu thích nghi LMS và các biến thể của nó gồm có thuật toán LMS chuẩn hóa (NLMS) và thuật toán xử lý LMS khối (BLMS).
Chương 3: Giải pháp và kết quả thiết kế lọc thích nghi với FPGA.
Chương này nghiên cứu một sơ đồ khử nhiễu thích nghi, từ sơ đồ đó tiến hành mô phỏng trên Simulink và xây dựng chương trình VHDL thực hiện thuật toán LMS để thực hiện quá trình lọc thích nghi loại bỏ nhiễu khỏi tín hiệu thoại. Chương trình này được cài đặt ứng dụng trên bo mạch FPGA của Actel.