Tài liệu Dẫn nhập với hệ thống số Verilog

Khi kích thc và do ph
c tp ca he thông thiêt kê ngày càng tang,
nhiêu công c ho tr thiêt kê trên máy tính (CAD) dc s dng vào quá
trình thiêt kê phân c
ng. Thi kì dâu, nhng công c mô phng và to ra
phân c
ng dã da ra phng pháp thiêt kê, kiem tra, phân tích, tong hp và
t dong to ra phân c
ng mot cách ph
c tp. S phát trien không ngng
ca nhng công c thiêt kê mot cách t dong là do s phát trien ca nhng
ngôn ng mô t phân c
ng (HDLs) và nhng phng pháp thiêt kê da trên
nhng ngôn ng này. Da trên nhng ngôn ng mô t phân c
ng (HDLs),
nhng công c CAD trong thiêt kê he thông sô dc phát trien và s dng
rong rãi bi nhng ki s thiêt kê phân c
ng. Hien ti, ngi ta van dang
tiêp tc nghiên c
u de tìm ra nhng ngôn ng mô t phân c
ng tôt hn và
tru tng hn. Mot trong nhng ngôn ng mô t phân c
ng dc s dng
rong rãi nhât dó là ngôn ng Verilog HDL. Do dc châp nhan rong rãi
trong ngành công nghiep thiêt kê sô, Verilog dã tr thành mot kiên th
c
dc dòi hi phi biêt dôi vi nhng ki s cung nh sinh viên làm viec và
h!c tap trong linh vc phân c
ng máy tính